在電子產品發(fā)展的最大挑戰(zhàn)之一是降低晶體管開關過程中的功率消耗。最近加利福尼亞大學圣巴拉巴拉分校(UCSB)與萊斯大學的研究人員合作研發(fā)出一種新的晶體管，開關電壓只有0.1V，與目前最先進的硅晶體管（MOSFET）相比，功耗降低90%以上。該成果發(fā)表在《自然》期刊上。

    自從20世紀70年代以來，MOSFET已經日常電子產品的基礎構件。然而，隨著晶體管密度的不斷增加，小型化的MOSFET由于其導通特性的根本局限遇到了功耗挑戰(zhàn)。

    加利福尼亞大學圣巴拉巴拉分校電氣和計算機工程教授Kaustav Banerjee解釋稱，“一個晶體管導通曲線的斜率由一個參數(shù)決定，稱為亞閾值擺幅，該值不能低于MOSFET中一定水平�！笔覝叵拢�使MOSFET電流變化十倍，柵極電壓最小需要變化60mV。從本質上說，晶體管技術的現(xiàn)有狀態(tài)限制了數(shù)字電路的能量效率潛力。

    Banerjeed教授的研究小組采取了新的方式來顛覆這個基本的限制。他們采用量子力學中的帶-帶隧穿現(xiàn)象設計一個隧道場效應晶體管（TFET），亞閾值擺幅為10時，電壓變化低于60mV。

    “我們調整了晶體管源極與信道的節(jié)點，以過濾出高能量電子，即使在關機狀態(tài)下也可以通過源極/信道屏障，從而使關態(tài)電流小到可以忽略不計�！盉anerjee教授解釋。

    由于受到功耗帶來的芯片成本上升和可靠性下降的影響，全球電子行業(yè)每年損失數(shù)十億美元。Banerjee小組因此開展該項研究工作。這意味著個人設備如手機、筆記本電腦的電池壽命更低，大型數(shù)據(jù)中心的服務器功耗巨大。

    傳統(tǒng)的半導體依賴硅或III-V族化合物半導體作為TFETs溝道的材料，使其具有一定的局限性，因為這些材料有高密度的表面狀態(tài)，增加了漏電流并降低亞閾值擺幅。

    UCSB團隊設計的TFET克服這一挑戰(zhàn)，最顯著是使用層狀的二維（2D）材料二硫化鉬（MoS2）。MoS2具有理想的表面，厚度僅為1.3nm，作為載流信道放置在一個高摻雜度的鍺（Ge）材料中，構成器件源電極。所得垂直異質結構提供了一個獨特的無應變源極—信道節(jié)點，載流電子從Ge隧穿到MoS2中，只需穿過超�。�〜0.34nm）范德華帶隙間隙的低勢壘和一個大隧道區(qū)域。

    Banerjee教授稱，“我們想法的關鍵是將3D和2D材料結合構成一個獨特的異質結，實現(xiàn)了兩全其美。三維結構的成熟摻雜技術與2D材料層超薄和質樸的界面結合，獲得高效量子力學隧道屏障，該屏障可以很容易地通過門極調整。目前我們設計的是有史以來最薄的亞熱離子通道晶體管。”這種原子薄層狀半導體隧道場效應晶體管（或ATLAS-TFET）是唯一的平面結構TFET，能夠實現(xiàn)亞熱離子亞閾值擺幅（室溫下30毫伏/十）漏電流變化超過四十倍，也是唯一一個在任何結構中都能實現(xiàn)0.1V的超低漏源電壓。

    該研究的合作者萊斯大學化學和生物分子工程Ajayan教授評論說，“這是一個顯著的例子，顯示二維原子層狀材料使器件達到采用常規(guī)材料無法實現(xiàn)的性能。這也許目前人們努力使用二維材料制備的一系列新設備的第一次突破。

    “這項工作是尋求低壓邏輯晶體管過程的顯著進步。在四個數(shù)量級上進行亞熱操作令人印象深刻，是當前最先進的技術。這項工作還有很長的路要走，但表明二維材料在實現(xiàn)長壽命、低壓設備的潛力。”普渡大學電氣和計算機工程教授馬克·倫德斯特倫評論說。

    “我們已經展示了如何實現(xiàn)滿足ITRS要求的最重要指標：陡峭亞閾值擺幅。我們的晶體管可以用于許多低功耗的領域，包括將陡峭的亞閾值擺幅作為主要要求的領域，如生物傳感器、氣體傳感器。隨著性能的提高，該晶體管的應用范圍可以進一步擴大。”

    “這項工作是使二維材料更貼近實際應用的電子產品中的重要一步。使用二維材料隧道晶體管最近才開始的，這給出了整個領域的又一有力的推動作用，進一步提高這些設備的特性�！甭鼜厮固卮髮W物理學教授康斯坦丁·諾沃肖洛夫博士評論說。諾沃肖洛夫博士因發(fā)現(xiàn)石墨烯，是2010年諾貝爾物理獎共同獲得者。

    “當我于2012年第一次聽到Banerjee的二維材料設計帶間隧穿晶體管的想法時，我認識到了它在超低功耗電子產品的價值和巨大潛力。我很高興地看到他的目標已經實現(xiàn)。” AFOSR項目經理、利哈伊大學電子工程系教授James Hwang評論說。（工業(yè)和信息化部電子科學技術情報研究所 張慧）<